佚名通过本文主要向大家介绍了verilog 加延时,verilog延时程序,verilog 时钟延时,verilog 延时,verilog 延时语句等相关知识,希望对您有所帮助,也希望大家支持linkedu.com www.linkedu.com
问题：需要一个verilog测量延时电路
描述:
解决方案1:
描述:
verilog延时电路
每个电路在下到FPGA的时候都有延时，现在需要一个电路函数来测量这个延时，代码是verilog，谁能给个，或者给个思路或者电路图，能顺带讲解一下就更好了。解决方案1:
module test(
iclk,
w_add
);
intput iclk;
input w_add;
reg [31:0] count;
always@(posedge iclk)
begin
if(w_add)
count = count+1;
end
endmodule
这是最简单的计数器算延时的了